职位详情

岗位职责： 1、参与SOC 模块RTL 设计和IP 集成； 2、参与芯片级系统设计，包括时钟复位、低功耗、总线设计等； 3、配合验证测试人员完成模块系统级验证； 4、支持前端工程师，完成网表交付，包含解决时序问题； 5、支持驱动开发和问题解决，以及文档编写。 任职要求： 1、硕士及以上学历，微电子电子工程通信工程等相关专业; 2、具有扎实的数字电路理论基础，精通verilog 语言； 3、熟练ASIC 设计流程及EDA 工具； 4、精通CPU、Cache架构和指令体系，熟悉编译器原理； 5、精通总线、DMA、外设等设计； 6、精通低功耗设计。