职位详情

集成电路设计工程师
7-12K
西安 长安区
不限
本科
职位详情
电路设计
芯片设计
半导体技术
FPGA开发
Cadence
Synopsys
Verilog
岗位要求: 统招本科及以上学历,微电子、电子信息工程、通信、计算机等相关专业; 任职要求: 1、拥有模拟IC设计经验,精通如Bandgap、 LDOOPAOSC、等基础电路设计:熟悉CMOS 工艺及器件结构; 2有ADC、PLL或高速接口类芯片设计经验优先; 3熟练使用matlab等工具完成系统建模:熟练使用 CadenceSynopsys等EDA工具完成电路设计、仿 真; 4熟悉全芯片设计流程,从电路设计、版图、流 片、失效分析,以及中测和成测,对于各个阶段遇到的问题均有良好的解决能力者优先; 5具有良好的团队协作沟通和语言表达能力,具 有较强的学习、研究能力,能够承受一定的压力。
收起
西安秦玄汉信息科技有限公司
西安市 · 计算机软件
小微企业
科技型中小企业