面经详情

自我介绍3分钟；专业问答：1.你自我介绍讲了因为课题项目接触FPGA，除此之外，你个人角度对FPGA有没有什么兴趣和接触。2.简历上的项目是你做过最复杂的项目了吗，有没有做过其他项目。3.讲一下你项目中遇到的问题。4.项目过程中用到了xlinx的哪些IP核5.项目时钟有几个，频率是多少。6.项目调试有哪些步骤，你是怎么做的。7.有了解过什么输入输出协议吗。8.你是什么时候学的数字电路，如果要你将一个时钟分频出3分之一的时钟要怎么做。思路：二分频：每次原时钟上升沿时，从时钟取反。四分频：设置一个两位的计数器，原时钟跳变一次计数一次，计数循环顺序00->01->10->11->00，每次计数器取到00时从时钟跳变。八分频：同四分频，每计数8次跳变一次。三分频：设置两个二分频从时钟，一个监测原时钟上升沿，一个监测下降沿，最后两个从时钟相或得到三分频时钟。9.你说的四大件有哪些，对于冒泡算法有了解吗，时间复杂度是多少。10. 还有了解其他排序算法吗，快速排序的复杂度是多少。11. 你学过C语言吗，使用C语言写_____会吗。个人方面：1.你是哪里人，你什么时候开始了解FPGA的，FPGA能用在什么地方。2.知道我们公司主要业务吗，期望的岗位是什么。3.你有什么想问我们的：工作地点在哪；如果能进入贵司，会有导师带领学习吗。...查看更多

面试的是子公司的岗位，电话简单沟通后，让我去公司现场面试。面试官是部门主管，懂技术，根据简历问了一些问题。自己简历上的东西一定要熟悉，我当时被问住了，不过面试官给了提示，不至于太尴尬。感觉没有故意刁难我，应该是看中我之前的工作经历，就确定要我了。最后问我有没有想问的，我主要问了一下工作内容和团队，面试官向我展示了他们做的东西。说实话项目还是比较吸引人，但我主要对新公司刚成立有点顾虑，加上后来有猎头推荐了另一个机会，感觉更好就没选择精测。否则应该会接受offer的。和hr都谈好了，最后在邮件确认时又拒绝他们，感觉挺抱歉的。建议大家在谈offer时，多留一些时间考虑，避免答应了又拒绝的情况。...查看更多

一面 一面的话是技术面，主要是自我介绍之后，聊简历内容，介绍项目比赛情况，项目难点，目前的商业化的和实验室的差距在哪里，一些专业知识的回答技术主管面，自我介绍，聊简历内容，介绍项目比赛情况，项目难点，画项目框图，问了GTH接口的速率，然后卷积模块内容，以及DSP+SRIO口的内容，讲一下论文内容，创新点是什么，职场规划，对公司的看法，以及日常生活，课外生活，对老师的看法...查看更多

流程很快，沟通也快。笔试时间大概70分钟，两部分，第一部分是专业笔试 包含简答题和编程题，我做的慢比较匆忙；第二部分是性格测试题。一对一技术面，自我介绍，介绍一下自己最熟悉的项目，简单描述一下各个模块，哪部分设计到流水线设计，项目中遇到的困难，等等，最后反问。30min左右。一对二技术面，自我介绍，项目详细描述，各个模块，项目实现效果等等，有点忘记了，反问。自我介绍，考研成绩、为何转专业，加班的看法等。面试官都很nice。小鸟流程很快不拖拉，这点很好。总之，面试不要紧张，一定要对自己的项目熟悉。...查看更多

本次面试感觉很好，因为是校招宣讲会，所以是先在学校进行过初面，问了些基本的情况，比如对后续工作有什么想法，公司的基本情况有疑问嘛，期望薪资，是否留（广州发展），家里人同不同意出远门。当天下午做了个简单的技术面还是根据简历写的项目来的，会挖掘的很深，主要还是面试官想了解你会什么以及你会的跟他们做的产品是否相关总体不错。...查看更多

简历投的是提前批，因为诺瓦感觉真的很不错，事实证明整个过程无论是群里HR解答问题还是面试老师都非常负责专业目前是一面，主要是问项目，问的很细，能看出来面试老师对项目中的接口协议很看重，问了网口UDP和SPI，串口等。硬件方面问了一些DDR与FPGA之间的布线规则，比如组内和组间是否需要等长处理等随后问了一些基础知识，状态机一段三段的区别，fpga内部资源，跨时钟处理方法等后半段主要问的是时序约束这一块，从基础的建立保持时间到后面的时序约束的步骤过程，然后交流了SDRAM关于使用随路时钟的可行性，面试官讲这个问题讲的很详细，后面我又请教了关于自己课题中ddr3采用什么样的方式将5路数采信号的离散数据写入以及后面如何读出，面试官老师说轮询，讲了很多，奈何自己真的菜，没听大懂...查看更多

SDRAM的问题，并且问题难度有所上升，又被问了读写效能的问题（这里注意，如果前面有问题没答上来，最好面试结束后去了解一下，以免被再次问到）我自然是没答上来，SDRAM设计难点主要在什么地方？刷新请求到来时，读数据处于突发模式时，数据未突发完，此时来了刷新请求，如果等待一次突发完成以后可能导致刷新请求不能得到及时的响应，这时该怎么办（一次突发如果中途被打断，会导致后面需要读写的数据丢失，所以一般等待突发结束在跳出当前状态）？然后又问了FPGA的内部组成？LE中查找表的实现原理？分布式RAM与块RAM有什么区别？查找表与触发器是怎么构成分布式RAM的？全局时钟域与局部时钟的区别？IOB的主要组成部分？建立时间不满足与保持时间不满足是由什么原因产生的，怎么解决，具体怎么做？...查看更多