cadence

北京 ·电子/半导体/集成电路 ·500-999人

集成电路数字后端设计工程师

25k - 28k

北京

3-5年

不限

全职

职位描述
 Perform physical design implementation, including floor planning, power grid design, place and route, clock tree synthesis, timing closure, power/signal integrity signoff, physical verification (DRC/LVS/Antenna), EM/IR signoff, DFM Closure.
 The candidate will have the opportunity to work on many varieties of challenging designs, i.e. low power and high speed design. The responsibility includes participating in or leading next generation PHY IP physical design, methodology and flow development.
公司介绍
Cadence Design Systems, Inc.(Nasdaq股票代码:CDNS)
Cadence 在计算软件领域拥有超过 30 年的专业经验,是电子设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向消费电子、超大规模计算、5G 通讯、汽车、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。
Cadence 已连续六年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 cadence.com
北京客户服务中心
校园宣讲会

华中科技大学 宣讲会

研究生活动中心

西安电子科技大学 宣讲会

阶梯教室110

中国科学技术大学 宣讲会

西区学生活动中心(一楼)报告厅

合肥工业大学 宣讲会

翡翠湖校区翠三教205

面试经验

匿名用户

面试cadenc的硬件工程师·北京

感觉靠谱
【硬件工程师】面经分享
面试紧张,不知啥样,这个需要好好准备一下,主要是问简历上和项目,可能会有编程题让现场做这个需要好好准备一下, 主要是问简历上和项目,可能会有编程题让现场做 ...查看全文
查看更多面经(37)
相似职位