面经详情

大概问了一下问题： 1、首先做下自我介绍，问我怎么读的研究生，是考的还是保送的。 2、问我觉得做的时间最久的项目是哪个？然后对项目进行介绍。 3、首先问了下，系统的实现框架是什么？具体讲了一下框架； 4、问在实现过程中，遇到过什么问题？自己是如何解决的； 5、问了下有没有做过算法方面的开发，不拉不拉，说了一通。 6、关于海康，有木有想问他的，然后又不拉不拉一通描述。 7、最后电面结束，总体感觉问的蛮有深度的，直击灵魂! ...查看更多

 一、自我介绍和项目经验面试开始，首先面试官要求我简要介绍自己和我的项目经验。我向面试官展示了我的技能和项目经历，特别强调了我在数字电路设计和 FPGA 开发方面的经验。二、数字电路问题面试官问我解释D触发器和 JK 触发器的区别。我简洁地解释了两者的工作原理和时序特性。面试官询问了我一个组合逻辑电路的设计问题：实现一个2-4译码器。我用 Verilog 代码给出了一个简单但完整的实现。三、FPGA 相关问题面试官问我 FPGA 是什么以及 FPGA 的优势是什么。我解释了 FPGA 的定义和它与 ASIC 的区别，并列举了 FPGA 的灵活性、可编程性和快速上市等优势。面试官询问 FPGA 内部资源的组成，以及 LUT 是如何工作的。我解释了 FPGA 由可编程逻辑块（CLB）、I/O块、时钟管理器和全局资源组成，并简要描述了 LUT 的查找表功能。四、FPGA 设计问题面试官给了我一个 Verilog 模块的代码，并要求我检查其中的潜在问题。我仔细阅读了代码，并指出了一个可能导致时序问题的地方，并提供了一些建议来改进代码。面试官让我描述一下 FPGA 的时序约束和如何设置它们。我解释了时序约束的重要性，以及如何使用约束文件来确保设计在时钟频率和时序要求下正常工作。五、开放性问题面试官问我在项目中遇到的最具挑战性的问题是什么，以及我是如何解决的。我向面试官详细描述了一个复杂的时序问题，并介绍了我通过优化代码和时序约束等方法成功解决的经历。面试官询问我在设计中遇到的性能瓶颈和优化策略。我提到了一个需要改进性能的模块，并说明了我通过并行化和优化算法等方式来提高设计性能的过程。...查看更多

2020届超新星实习生招聘，入口开的第一天我就投了简历，结果一个多月才发面试通知，效率感人啊。一共两面，一面技术面，二面hr面，都是远程视频面。技术面只问了两个点，一是问项目，二是问我了不了解测试岗。我说看了一些书，但是因为测试岗只存在在生产环境里大项目里，所以我没有一点经验，但理论知识了解一些，比如黑盒测试白盒测试单元测试集成测试什么的。感觉技术面试官不是很专业吧，她应该是个测试工程师，开发经验不知道怎么样，我的项目是深度学习的项目，感觉她有点问不到点子上，我也不敢往技术上介绍，怕她听不懂。 一面当天下午就发短信安排后天hr面。hr面上来先让我从个人优势和特点上介绍自己，我就通过举例子（举例子是为了特意强调我有个国家级的项目）说了自己的两个优点，学习能力强和抗压能力强，hr又问了项目里团队合作的问题，还问了我的性格缺点，性格缺点我说了一个，他问我还有呢？我没准备那么多，就卡壳了一会儿。然后跟我介绍了一下部门是做什么的，问我还有什么要问的，我就问了新员工会不会有培训或者有什么我入职前能做的。他回答说没有脱产的培训，而是会安排导师，在工作中导师带你。没了，感觉offer应该靠谱吧。不过不一定会去，感觉面试有点水。 ...查看更多

从毕业到工作五年来被这货打破了七面七offer的战绩，也不知道一个大唐移动哪来的优越感，面试上来就说：你做的项目都很简单，没什么难度。当时就来气了，忍下来。问个项目中的图像处理的部分，我说用高层次综合做的，他一脸懵（不知道高层次综合是啥）。他就纠结为什么不rtl，真的很2。 有个复位有关的，他又装道，你们fpga不是都高复位吗，我说也就7系列手册推荐高复位，其它的还是跟器件相关。跟他解释了几下后懒得跟他聊了，也不跟他客气了，他装的我都顶回去，随便敷衍两句结束。有些人螺丝钉当久了，真把自己当大神了。 ...查看更多