澜起科技

上海 ·电子/半导体/集成电路 ·500-999人

高级数字设计工程师(DDR)

30-60K·17薪

上海

不限

硕士

全职

职位描述
Responsibility:
1. Micro-architecture definition/writing IC design spec;
2. RTL coding for logic modules;
3. Simulation/Verification of functionalities at both module level and top level;
4. Do module level synthesis / timing analysis;
5. Writing complete design/verification reports;
6. Silicon debug of the related module functionalities;
7. Writing test patterns for production tests.

Qualification:
1. MSEE with minimum 3-year experience of digital design experience;
2. Relevant experience in high-speed and low power digital design is must;
3. Solid knowledge of digital design building blocks (eg. Data-path, Synchronizer, FIFO...);
4. Strong skills of Verilog RTL coding and verification and debug;
5. Hands on experience in EDA tools such as Cadence NC-Sim, DC, PT, etc;
6. Relevant experience in DDR interface design is a plus;
7. Self-motivated and team player.
公司介绍
澜起科技成立于2004年,是国际领先的高性能处理器和全互连芯片设计公司。公司致力于为云计算和人工智能领域提供高性能、低功耗的芯片解决方案,目前的产品包括内存接口芯片、PCIe Retimer芯片、服务器CPU和混合安全内存模组等。

作为科创板首批上市企业,澜起科技于2019年7月登陆上海证券交易所,股票代码为688008。公司总部设在上海,并在昆山、西安、澳门及美国、韩国等地设有分支机构。
上海徐汇区和光天地漕宝路181号
校园宣讲会

四川大学 宣讲会

(望江校区)基础教学楼A座511

北京交通大学 宣讲会

线上招聘会

面试经验

匿名用户

面试澜起科技的集成电路IC设计·上海

面试通过
面试:集成电路IC设计。面试态度挺好的,难度大概中等水平,确认通过。
还可以的
查看更多面经(27)
相似职位