数字设计工程师（视频IP方向）

20-40K

西安

3-5年

硕士

全职

职位描述

岗位职责：
1、完成视频图像方向IP的硬件化架构规划与硬件实现；
2、有能力独立协同团队完成IP的整体交付；
3、解决fpga验证及LVD验证出现的问题。
任职要求：
1、精通verilog，有扎实的硬件设计基础；
2、熟练使用verdi，ncverilog等仿真工具；
3、了解视频编解码、模式识别方向基础理论知识，有3年以上视频编解码硬件实现经验。

公司介绍

全志科技（Allwinner Technology）
成立于2007年，是领先的智能应用处理器SoC、高性能模拟器件和无线互联芯片设计厂商。总部位于中国珠海，在深圳、香港、西安、北京、杭州等地设有研发中心或分支机构。
全志科技以客户为中心，凝聚卓越团队，坚持核心技术长期投入，在超高清视频编解码、高性能CPU/GPU/AI多核整合、先进工艺的高集成度、超低功耗、全栈集成平台等方面提供具有市场突出竞争力的系统解决方案和贴心服务，产品广泛适用于智能硬件、平板电脑、智能家电、车联网、机器人、虚拟现实、网络机顶盒以及电源模拟器件、无线通信模组、智能物联网等多个产品领域。

西安雁塔区西安全志科技有限公司A7栋

校园宣讲会