pcie数字前端工程师

工作内容
1. 负责PCIe子系统的top集成；
2. 负责PCIe子系统的相关模块方案设计和coding；
3. 利用第三方IP，基于第三方ip的接口设计用户侧逻辑，主要功能包含不限于TLP层协议实现和PCIe设备虚拟化；
4. 设计PCIe子系统与其他子系统之间的AXI fabric；
5. 在PCIe子系统内连接PCIe cntl和PCIe PHY；
6. 支持DV完成PCIe子系统及自研IP的功能验证；
7. 支持在多种Emulation平台上的PCIe subsys相关的各项系统级功能验证，尤其需要同各层软件部门密切合作；
8. 和synthesis owner和PD合作，交付高质量的PCIe subsys sdc，协助timing closure，帮助完成PCIe subsys的CDC/lint等各项RTL-signoff，并实现PCIe subsys内的functional-ECO；
9. 支持测试部门完成PCIe subsys的bring up，以及回片后的各项PCIe相关的测试，完成PCIe的量产；
10. 评审测试设计，且给出测试建议。

任职要求
1. 至少3年的 ASIC/SOC的设计工作经验；
2. 有PCIe controller和PHY的设计和集成经验；
3. 对复杂大芯片的全套设计流程有概念性的了解：从MAS，RTL，验证，DV，DFT，synthesis，PD和测试；
4. 对AXI协议有较深入的理解和较丰富的项目经验，最好有基于AXI的NOC设计经验；
5. 对PCIe体系结构和各种feature有较好的上手基础，最好有软硬件协同设计和软硬件协同验证方面的相关经验；
6. 熟练掌握Verilog/SystemVerilog；
7. 对STA和CDC有较深入的掌握，最好有多时钟域的复杂高速系统的synthesis/timing分析经验；
8. 熟悉常用pcie的能力，包括不限于如下能力集：ATS / PRI / ARI / P2P / ACS / Hotplug / MCTP / SR-IOV，了解上述特性的软/硬件实现流程；
9. 熟悉pcie枚举业务；
10. 熟悉ASIC设计常见的DFX手段。

•加分项：
1. 有PCIe逻辑分析仪使用经验；
2. 熟悉sriov协议；
3. 有硬件加速相关商用和调试经验；
4. 有PCI/PCI-X/CXL相关经验；
5. 熟悉网络虚拟化；
6. 熟悉云计算部署。