面经详情

一面 manager视频面试，全程根据简历提问，做过的项目、担任的角色等等，问的还是挺细致的。因为同为前华为人，问了为什么要在华为的了很多荣誉还要选择从华为离职而不是转岗去海思，实话实说就是想换个工作环境，不太想加班了。有一点很重要的就是简历不要注水，知之为知之。主要是HR谈了薪资，税前涨幅40%，不加班，双休，配股，关键是公积金比在华为时高了好几倍，对于贷款买房的我也算是实打实的收入了，加上公积金的话涨幅得有50%。今年行情其实挺好的，感觉提期望薪资的时候还是保守了一点，应该还能再多要5w/年。不过也很知足了。...查看更多

第一轮技术面，30分钟左右：先自我介绍，然后问了简历上写的项目，项目中遇到哪些困难，因为是远程面试我还主动提出展示了项目成果。然后问了一些数电和verilog的基础知识，包括verilog语言结构，阻塞非阻塞赋值，DFF，三分频怎么实现等。还问了一两句我本科芯片制作的事，包括芯片尺寸、模拟还是数字芯片之类的。 •第二轮综合面，15分钟左右：没有自我介绍，先问了简历投递的工作地址，然后问了我简历里的一个和FPGA相关的项目。建议大家一定准备好简历里面的所有写到的东西，因为我之前投的事硬件设计，所以该项目做的并不是很多，所以细节问起来都不太能答上，我就如实说了，然后再往我熟悉的项目上面引导。之后问了对华为的认识和了解，平时怎么解压，留学是不是自己准备的之类的。 两轮都是1V1远程面试，最后都会问你还有没有问题，建议可以问一些与工作岗位相关的。...查看更多

找实习的时候，他们公司给我打过电话面，问题都比较基础，面试官人很好，会提示，一点点加深难度，最后也给了一些建议。今天做了笔试题，90分钟，手撕代码较多，觉得时间有点不够。1、总线有106根线，其中数据线有16根，系统时钟33Mhz ，求理论最高传输速度多少 MB/s2、c语言实现，定义一个 int 类型5行4列的数组。3、指针操作> ,=,<=,==在任何时候都能进行，对不对？错在哪4、c语言 Switch()语句，输入变量类型不能是什么？5、一个 SOC 包括 CPU，ROM，RAM ，串口，中断服务器，看门狗。①画出 SOC 框图 ②用 Verilog 描绘 SOC 出第一层的结构，需写明信号传递方向 ③列出不少于10条 test case 。后面还有3问，忘记了。这个题很懵。6、一个0101数据流，检测序列01101，当出现时，输出1，否则输出0。画出状态机，Verilog 实现这个状态机的功能。7、在给定的时序图上画出 setup time和 hold time8、Verilog 实现异步D触发器9、用握手的方法消除两极寄存器的跨时钟域传输，手撕 Verilog10、用 sv 实现，在 task 中同时运行三个已经定义的进程，其中任何一个进程结束时，打印 DONE 并退出 task ，分别用 fork-join，fork-joinany，fork-joinnone 实现...查看更多

首先感谢驰拓公司能给我这次面试机会，非常有幸能和业内资深集成电路设计师对话，感觉收获很大面试主要是自我介绍然后提问，体验很好，面试官人很好，不用紧张，没有很刁难的问题，基本上都是一些交流，很照顾被面试者的感受，还能给出一些行业发展的意见。总体来说面试体验很好，冲鸭...查看更多

一面是一位闪存方向的技术方向的人来面，应该是主管。可选择线上线下，线上面基本就是IC验证的流程，问项目，问思路，问最后是否解决。我结合个人的项目讲了一遍，然后面试官主要问了当时做项目当中遇到问题最后怎么解决，接着怎么解决还顺便问了整个流程的操作。基本上每个自己做过的环节都覆盖到了。二面是HR面，主要问了一些面对工作的态度，企业处理事情的方式，然后让你回文，整个流程感觉还是挺考验你的抗压能力。三面是boss面...查看更多

验证岗（这里回答自己写过哪些phase的时候回答的不好，因为自己主要写的就是main phase，run phase，report phase这些组件不同还需要修改的，忘了说build phase和connect phase，然后她提示了我一下，我说这些是组件基本都会有的，所以只说了不同组件存在差别的，一时间没想起来，然后她表示理解） 然后让我反问问题，之后又闲聊了一会儿。 总体比较轻松，但是也有一两个答的不好，中规中矩。问完以后结束前她说如果你想来AMD，概率还是挺大的，这句话还挺意外的，希望有个好结果。...查看更多